Design simulieren mit ModelSim

[pitti]

Hey,

ich bin Student und soll für einen Beleg eine Schaltung in VHDL erstellen. Das hab ich in Anfängen getan. Nun bin ich aber an einem Punkt wo ich die Schaltung unbedingt simulieren muß. Hab das aber noch nie getan. Kann mir jmd. eine kurze Beschreibung geben wie ich eine Simulation direkt aus dem ModelSim heraus starten kann?

Grüße

[HardwareHarry]

Hallo pitti,

ist eigentlich ganz einfach. Du öffnest ModelSim und gehst auf File --> Change Directory (hier Pfad zu Projekt angeben [im Workspace den work-Ordner öffnen, dort sollten jetzt alle deine VHDL Module zu sehen sein] --> Simulate --> Start Simulation --> hier den work-Ordner öffnen und deine VHDL-Testbench Datei auswählen --> dann sollte sich das Objektfenster öffnen und das Workspace-Fenster verändern. Dort in der Struktur kannst du dann unter UUT durch anklicken von + deine Untermodule des Designs betrachten und durch anklicken dieser im Verzeichnisbaum alle darin enthaltenen Signale einsehen und durch Drag&Drop ausgewählte Signale ins WaveView-Window ziehen. Sollte dies nicht angezeigt werden kannst du es unter View --> Häckchen vor Wave aktivieren. Dann nur noch Simulationszeit einstellen und los geht’s mit Run (Icon rechts neben der Zeiteinstellung).

Sieh auch mal hier nach: ModelSim Simulation

Viel Spaß

[Tobias]

Hallo Pitty,

schau auch mal hier bei Altera nach. In dem pdf sind evtl. noch ein paar zusätzliche Informationen für dich.

Altera - Mentor Graphics ModelSim

Viele Grüße

[pitti]

Hey Jungs,

dankeschön. Simulation läuft erstmal. Jetzt werd ich das pdf durchstöbern. Ich meld mich wieder wenn ich Fragen habe